通用分频器的实现

在数字电路设计中,分频器是最常用的电路之一。在FPGA中,一般有两种方法实现,一是采用芯片提供的PLL模块分频(Xilinx的DLL),二是利用计数器实现。在实际工程中,对时钟精度要求较高的,建议使用PLL,但有时FPGA提供的PLL个数有限,不能满足使用要求,这个时候,采用计数器实现。

在设计中,设计人员可能会遇到各种形式的分频要求,如偶数、奇数、半整数、小数和分数分频等,而且可能在占空比上对时钟有所要求。为了实现稳定,占空比均匀的通用分频器,做了点探究。 继续阅读“通用分频器的实现”